エクスクルーシブ-インテル、次期PCチップの主要製造プロセスで苦戦と関係筋

Jeffrey Dastin　Max A. Cherney

［サンフランシスコ　８月５日　ロイター］ - インテルINTC.Oが、ハイエンドで利益率の高い ・チップの製造における優位性を回復し、製造契約を勝ち取る道を開くと期待していた製造プロセスは、新しい技術をテストにかけるため、品質面で大きなハードルに直面していると、この問題に詳しい2人の関係者がロイターに語った。

インテルは数ヶ月前から、18Aと呼ぶプロセスを使った製造を増やすと投資家に約束してきた。インテルは、台湾のチップ製造大手TSMC2330.TWに挑戦することを目標に、いくつかの工場の建設やアップグレードを含め、18Aの開発に数十億ドルを費やした。 インテルは、大部分が自社で製造し、TSMCが製造を支援しているチップの設計事業を、この主要サプライヤーに対抗できる受託製造事業で丸く収めたいと考えている。しかし、インテルが米国で先進的なチップ生産を復活させ、 その受託ファウンドリ を強固な基盤に乗せるかどうかは、TSMCとの技術格差を縮められるかどうかにかかっている。

昨年の初期テストは顧客を失望させた (link)、しかしインテルは、次世代トランジスタとチップへの電力供給のより効率的な方法を含む「Panther Lake」ラップトップ半導体 を2025年から大量生産する18Aは軌道に乗っていると述べている。 (link) ロイターが以前報じたところによると、同社は、新CEOのリップ・ブー・タン氏が、発展途上の事業を軌道修正するための大転換を模索しているこの時期に、このような先進的な チップを自社生産することで、同社の ファウンドリーに対する外部の 関心が高まることを期待している。

しかし、18A経由で印刷されたPanther Lakeチップのうち、顧客に提供できるほど良好なものはごく一部に過ぎないと、昨年末から同社のテストデータ（ ）について説明を受けていた2人は述べた。情報源は、インテルがそのような情報を開示することを許可しなかったため、匿名を条件に話した。

歩留まりとして知られるこのパーセンテージの数字は、インテルが近い将来、ハイエンドのラップトップチップを採算が取れるように製造するのに苦労する可能性があることを意味する。

歩留まりは、ファウンドリーが製造工程を最適化するにつれて上下する可能性がある。また、企業は様々な方法で歩留まりを計算するため、この重要なデータが動くゴールポストとなり得ると、この2人とインテルの製造オペレーションに詳しい2人の情報筋は述べている。

インテルのデビッド・ジンスナー最高財務責任者（CFO）は7月24日、ロイターのインタビューに対し、歩留まりは一般的に「低い水準からスタートし、時間の経過とともに改善する」と語った。

パンサー・レイクについては、「立ち上がりはまだ早い」と同氏は述べた。インテルは7月30日の声明で、「我々の性能と歩留まりの軌跡は、ノートブック市場におけるインテルの地位をさらに強化する、成功した発売となることを確信させてくれる」と付け加えた。

インテルはこれまで、歩留まりを50％以上にしてから生産を開始することを目標としてきた。

インテルは通常、歩留まりがおよそ70％から80％に達するまで利益の大部分を上げないが、Panther Lakeのような小型のチップの場合、多くの欠陥があると売れ行きは厳しくなる。インテルによれば、利益は市場の拡大や工場生産の増強からも得られるという。

Panther Lakeの第4四半期の発売までに、歩留まりを大幅に向上させるのは至難の業だと、インテルの製造オペレーションに詳しい2人は語った。しかし、そのような飛躍がなければ、インテルは 、一部のチップを低い利益率で、あるいは 、赤字で販売しなければならないかもしれない、と 、テストデータに詳しい2人の情報筋は述べた。

Panther Lakeは「完全に軌道に乗っている」とインテルは7月30日のコメントで述べた。インテルは、同社のチップが黒字になる歩留まりのしきい値を明示しなかった。

同社は、18Aの次世代後継である14Aの外部ビジネスを獲得できなければ、最先端製造 (link) から完全に撤退する可能性があると警告している。

ヘイル・マリー

インテルの18Aプロセスは、大きな製造変更を伴い、 、次世代トランジスタ設計やチップへのエネルギー供給を改善する機能など、より新しい技術を一挙に導入した。このため、チップの製造が複雑になり、製造上のリスクが生じたと3人の情報筋は述べている。

インテルは、TSMCとの性能差（ ）を縮めるためにこの課題に取り組んだが、実証されていないシステムのロールアウトのために積極的なスケジュールを組んだため、失敗に終わったと、同社のテストデータについて説明を受けている2人は述べた。そのうちの一人は、この取り組みをフットボールの「ヘイルメリー」パスに例えた。

4月、インテルは、"リスク生産 "として知られる18A経由でPanther Lakeチップを印刷するための重要なステップを開始したと発表した。同社はまた、5月に開催された台湾のComputexエキスポで、Panther Lakeチップを使用しているとされるいくつかのラップトップを披露した。

しかし、問題はまだ続いている。

チップメーカーが進捗状況を測定する方法の1つは、チップの面積あたりの欠陥数を測定することである。業界標準と比較すると、パンサー・レイクのチップは、インテルが量産を開始するには欠陥が約3倍多すぎたと、テストデータについて詳しい2人の情報筋は語った。

昨年末の時点で、インテルが印刷したPanther Lakeチップのうち、仕様に合致していたのは5％程度だったという。情報筋の1人は、この歩留まりは今年の夏までに10％程度まで上昇したと述べ、インテルがすべての性能目標に達していないチップをカウントすれば、もっと高い数字を主張する可能性があると注意を促した。ロイターは現在のところ、正確な歩留まりを確定することはできなかった。

ロイターのインタビューで、ジンスナー氏はこの数字に異議を唱え、"歩留まりはそれ以上だ "と述べた。彼は7月または2024年後半の数字を示さず、インテルはこのデータの提供を拒否した。

「我々の予想では、毎月どんどん良くなっていき、年末には生産レベルのパンサー・レイクに適した歩留まりレベルになるはずだ：「そのような収量レベルであっても、利幅が増加するとは言えない。

タンは、インテルにとって通常以上にサプライチェーンの人脈を活用し、チップの歩留まりを改善するためのデータを与えているとジンスナーは述べた。

今のところ、インテルは自社設計チップの製造をTSMCに一部依存している。あるインテル幹部は6月、Panther Lakeの後に計画しているチップNova Lake（ ）も、一部はTSMCで製造されると述べた。