TSMC vs 삼성 vs 인텔: TSMC 1분기 실적 발표를 앞둔 2nm 패권 전쟁

2nm 공정 또는 N2 공정은 특정 반도체 제조 노드다. 이를 단순히 부품의 실제 물리적 치수가 2nm인 것으로 이해해서는 안 되지만, 이 공정은 현재 양산 가능한 정밀 구조의 정점을 나타낸다.

현재 사용 중인 3nm 공정과 비교하여 2nm는 트랜지스터 밀도를 높여주며, 동일한 작업 부하에서 후자는 더 빠르거나 전력 효율이 더 높다.

현재 TSMC와 삼성의 2nm 공정, 그리고 인텔의 (INTC) 18A—본질적으로 1.8nm 공정—는 명칭의 차이에도 불구하고 동일한 성능 계층에 속한다.

2025년 말까지 TSMC의 2nm 공정은 양산 단계에 진입했으며, 신주 바오산 공장은 주로 애플 (AAPL) 및 기타 핵심 고객사들의 초기 수요에 대응하고 있는 가운데, 가오슝 공장의 생산 능력은 여전히 빠르게 확대되고 있다.

1세대 2nm 공정을 기반으로 한 성능 강화 버전인 N2P는 동일 전력 소비량에서 속도를 약 5% 향상할 수 있으며, 2026년 하반기 생산에 들어갈 것으로 예상된다. N2P보다 더욱 진보된 공정은 1.6nm 공정에 해당하는 옹스트롬(Angstrom)급 칩인 A16으로, TSMC 기술 로드맵의 또 다른 큰 도약을 의미한다. A16은 동일 전압에서 N2P 대비 8~10% 더 빠르며, 이 공정 또한 2026년 하반기 생산이 예정되어 있다.

현재 이 세 가지 노드 중 2nm 공정이 가장 큰 주목을 받고 있는데, 이는 TSMC와 경쟁사인 삼성전자, 인텔이 이 기술 노드에서 치열한 경쟁을 벌이고 있기 때문이다. 2nm 공정은 현재 가장 앞선 기술로, 상용화 속도가 가장 빠를 가능성이 있다.

이번 실적 발표에서는 수율과 램프업(ramp-up) 속도에 주목해야 한다. 이들의 양산 성숙도가 2026~2027년 TSMC의 평균판매단가(ASP) 궤적을 결정할 것이기 때문이다. 수율은 전체 생산량 중 합격한 칩의 비율을 의미하며, 수율이 높을수록 폐기되는 칩이 줄어들고 비용이 낮아진다. 램프업 속도는 시범 생산에서 대규모 양산으로 전환되는 과정에서 생산 능력이 증가하는 속도를 말하며, 램프업 속도가 빠를수록 시장을 더 신속하게 선점할 수 있다.

이 두 지표는 이미 양산에 들어간 신주 및 가오슝 공장의 월간 생산 능력 수준에 반영된다. 2nm 단가가 현재 3nm보다 약 30~50% 더 높다는 점을 고려할 때, TSMC가 생산 능력 우위를 유지하고 비용을 절감할 수 있다면 2nm 공정의 양산 성숙도는 2026~2027년 TSMC 평균판매단가의 방향을 직접적으로 결정하게 될 것이다.

분석에 따르면 2nm 공정은 TSMC 역사상 가장 긴 수명 주기를 가진 노드 세대가 될 전망이다. 기술적 관점에서 2nm는 물리적 한계에 근접하고 있어 단기간 내에 이를 넘어서기 어렵다. 결과적으로 N2P와 A16을 포함한 2nm 제품군은 양산 칩 중 최고의 성능을 제공할 것이며, 이 분야에서의 TSMC 리더십은 매출총이익률이 60% 이상에서 안정화되는 데 기여할 수 있다.

수율: TSMC, 절대적 우위 유지

2025년 초 정보에 따르면, TSMC의 2nm 수율은 60%에서 70% 사이로 안정화되었습니다.

4월 13일 최신 보고서에 따르면, 삼성전자의 2nm 수율은 약 55%에 불과해 TSMC에 약 10%포인트 뒤처져 있으며, 핵심 팹리스 파운드리 수주를 위해 경쟁하는 데 필요한 수준에 도달하지 못하고 있습니다. 업계 관계자들은 성능 분류(binning)와 후공정 패키징 및 테스트 손실을 고려할 때 삼성전자의 최종 제품 기준 2nm 수율은 40%까지 떨어진다고 지적하며, 이는 2nm 공정이 아직 성숙 단계와는 거리가 멀다는 것을 의미합니다.

2025년 중반 정보에 따르면 인텔의 18A 공정 초기 양산 수율은 55%~60%에 불과했습니다. 인텔의 CFO는 이전에 수율이 2026년 말까지 상업적으로 수용 가능한 비용 수준에 도달하지 못할 것이며, 업계 표준 수준은 2027년이나 되어야 기대할 수 있다고 밝힌 바 있습니다.

램프업 기울기: TSMC가 가장 가파른 곡선 기록

애플의 막대한 칩 수요에 힘입어 TSMC는 양산 시작부터 단기간 내에 월 수만 장의 웨이퍼 출력 규모로 확장해야 합니다. 이에 따라 TSMC의 2nm 램프업 기울기는 현재 업계에서 가장 가파릅니다.

인텔은 현재 18A에 집중하고 있지만, 올해 18A 주문이 주로 팬서 레이크(Panther Lake) 프로세서와 같은 자사 제품 위주의 내부 수요에 의해 주도되고 있다는 점에 주목해야 합니다. 따라서 램프업 기울기는 내부 제품의 시장 반응에 크게 좌우될 것이며, TSMC에 비해 완만할 것으로 예상됩니다.

세 업체 중 삼성은 고객 이탈이라는 가장 심각한 문제에 직면해 있습니다. 최신 보고서에 따르면 삼성의 2nm 수율이 지난해 20%에서 현재 60%로 개선되었음에도 불구하고, 퀄컴 (QCOM)은 삼성의 생산 능력 제한으로 인해 차세대 스냅드래곤 8 시리즈 플래그십 칩 주문을 TSMC에 계속 맡기고 있습니다. 대규모 수주의 뒷받침 없이는 삼성의 램프업 기울기 또한 상대적으로 완만할 것으로 보입니다.

비용: TSMC, 최저 비용 및 최고 매출총이익률 자랑

TSMC는 독보적인 수율과 막대한 출하량 덕분에 2nm 비용을 낮추는 능력이 가장 뛰어난 제조업체로 널리 인정받고 있습니다. 높은 수율은 폐기물 감소를 의미하며, 대량 생산은 시설 및 장비 감가상각비의 효율적인 상각을 가능하게 합니다. 다만 고객 입장에서 TSMC의 제품은 가장 비싸며, 이는 회사의 가장 높은 매출총이익률로 이어집니다.

삼성은 주로 전체 공급망의 수직 계열화에 의존합니다. 삼성은 설계와 파운드리 서비스부터 메모리, 패키징까지 모든 과정을 통제하므로 내부 이익 헤징을 통해 전체 칩 비용을 낮출 수 있어, 일반적으로 TSMC보다 고객에게 더 매력적인 파운드리 가격을 제안합니다.

현재 인텔은 주요 고객이 내부 고객이기 때문에 파운드리 마진에 대해 덜 우려하고 있습니다. 이는 파운드리 마진 협상의 필요성을 우회하여, 회사가 전체 제품의 최종 매출총이익률에만 전념할 수 있게 합니다.

기술적 이정표: 인텔의 선도

TSMC가 A16 공정에 후면 전력 공급 기술을 도입했지만, 인텔은 이 기술을 18A 노드에 완전히 통합하며 해당 기술의 개척자 역할을 했습니다.

TSMC는 현재 기본 2nm 공정에서 후면 전력 공급 기술을 활용하지 않고 있으며, 이는 특정 고성능 컴퓨팅(HPC) 시나리오에서 인텔의 아키텍처가 에너지 효율성 측면에서 우위를 점할 수 있음을 의미합니다.

고객 생태계: TSMC의 절대적 지배력

현재 TSMC는 2nm 시장에서 가장 수요가 많은 기업입니다. 애플이 초기 생산 능력의 대부분을 예약했을 뿐만 아니라, 엔비디아 (NVDA)또한 차세대 AI 아키텍처를 위해 TSMC와 깊은 협력 관계를 유지하고 있습니다.

삼성이 TSMC와의 경쟁에서 고전하고 있지만, 지난해 7월 테슬라 (TSLA)로부터 2nm 공정을 이용한 테슬라의 AI6 칩 생산을 위해 164억 달러 규모의 수주를 확보하기도 했습니다.

이 콘텐츠는 AI를 활용하여 번역되었으며, 명확성을 확보할 수 있도록 검토 과정을 거쳤습니다. 정보 제공 용도로만 제공됩니다.