Jensen Huangs GTC-Blockbuster-Produkt erleidet Rückschlag. Nvidia Kyber NVL144 auf 2028 verschoben, ist die Leiterplatte (PCB) der entscheidende Engpass?
Nvidias KI-Architektur Kyber NVL144 verzögert sich laut SemiAnalysis um über ein Jahr bis 2028. Grund sind Fertigungsengpässe bei komplexen 78-lagigen PCB-Midplanes, die an die Grenzen aktueller Produktionstechnologien stoßen. Da alternative Designs auf Widerstand bei Hyperscalern stießen und die Rubin-Ultra-Leistung reduziert wurde, entstehen Unsicherheiten bei der Skalierbarkeit. Auch das NVL576-System leidet unter Problemen bei der CPO-Technologie. Diese Verzögerungen schwächen Nvidias Position im High-End-Segment und eröffnen Wettbewerbern wie AMD und Google strategische Chancen, durch eigene Scale-up-Lösungen Marktanteile im KI-Training zu gewinnen.

TradingKey - Am Morgen des 6. Juli veröffentlichte das Forschungsunternehmen für die Halbleiterindustrie, SemiAnalysis, sechs aufeinanderfolgende Tweets auf der Plattform X und enthüllte, dass Nvidias ( NVDA) KI-Architektur auf Rack-Ebene, Kyber NVL144, von einer massiven Verzögerung betroffen ist.
Dieses bahnbrechende Produkt, das von Jensen Huang noch vor drei Monaten auf der GTC-Konferenz medienwirksam präsentiert wurde, soll sich Berichten zufolge um mehr als 12 Monate verzögern, sodass sich die Markteinführung auf das Jahr 2028 verschiebt.
Die zentrale Herausforderung: Fertigungsschwierigkeiten bei 78-lagigen PCB-Mittelleiterplatten
SemiAnalysis wies darauf hin, dass der direkte Grund für die Verzögerung von Kyber NVL144 in einem Engpass im Herstellungsprozess der PCB-Midplane liegt. Diese Schlüsselkomponente, die NVIDIA als „orthogonale Backplane“ bezeichnet, ist das Herzstück, um eine effiziente Verbindung von 144 GPUs innerhalb eines einzigen Racks zu realisieren.
Im Gegensatz zum horizontalen Layout herkömmlicher Server nutzt die Kyber-Architektur ein vertikales Stacking-Design. Über diese Midplane wird eine vertikale 90-Grad-Verbindung zwischen den Compute-Trays und den Switch-Trays hergestellt, wodurch Signalstörungen und Platzprobleme, die durch herkömmliche Kabel entstehen, vollständig eliminiert werden.
Diese scheinbar gewöhnliche Leiterplatte stellt jedoch das extreme Limit der aktuellen PCB-Herstellungsprozesse dar. Laut technischer Analyse verwendet die Midplane ein Hybridmaterial aus kupferkaschiertem Laminat der Klasse M9 + Quarzgewebe + PTFE mit bis zu 78 Lagen (hergestellt durch Zusammenpressen von drei 26-lagigen Platten) sowie einer Leitungsbreite und einem Leitungsabstand von ≤ 25 µm, um die extrem hohen Anforderungen an die Signalintegrität bei einer SerDes-Rate von über 448G zu erfüllen.
Obwohl dieses Design theoretisch eine höhere Rechendichte ermöglichen kann, sieht es sich in der Praxis einer Reihe von Herausforderungen gegenüber, wie etwa der Yield-Kontrolle, der Impedanzkonsistenz und dem thermischen Design.
Brancheninsidern zufolge gibt es derzeit weltweit nur sehr wenige Hersteller, die in der Lage sind, diese extrem hochdichten PCBs in Serie zu produzieren, und die Herstellungskosten sind außerordentlich hoch.
Da alternative Lösungen sukzessive Rückschläge erleiden, ist der Skalierungsaufbau ins Stocken geraten.
Angesichts der Fertigungsschwierigkeiten bei Kyber hatte Nvidia versucht, eine Übergangslösung zu entwickeln – die Back-to-Back-Rack-Architektur NVL72x2. Diese Lösung platzierte zwei Oberon-Racks Rücken an Rücken und erweiterte den Skalierungsbereich über reine Kupfer-NVLinks, um die Fertigungsengpässe der Kyber-Backplane zu umgehen.
Dieser Plan wurde jedoch letztendlich aufgrund des starken Widerstands von Cloud-Service-Providern (CSPs) und Hyperscalern verworfen. Diese vertraten die Ansicht, dass ein solches Design nicht nur strukturell komplex sei, sondern auch extrem hohe Betriebs- und Wartungskosten verursache, was den Einsatz in großen Rechenzentrumsumgebungen erschwere.
Erschwerend kam hinzu, dass die ursprünglich von Nvidia geplante Version des Rubin Ultra mit 4 Rechenchips ebenfalls gestrichen wurde. Übrig blieb nur die kleinere Version mit 2 Rechenchips, deren tatsächliche Leistung in etwa der Hälfte der ersteren entspricht.
Dies bedeutet, dass die Obergrenze für die Rechenleistung pro Rack bereits erheblich gesenkt wurde, selbst wenn die Kyber-Racks letztendlich termingerecht geliefert werden.
Großprojekte stehen vor einer ungewissen Zukunft, was Wettbewerbern neue Marktchancen eröffnet.
Neben dem Kyber NVL144 herrscht auch Unklarheit über das weitaus größere NVL576-System von Nvidia. Diese Lösung integriert acht Rack-Einheiten mithilfe der CPO-Technologie (Co-Packaged Optics) in ein High-Performance-Computing-Cluster. SemiAnalysis wies jedoch darauf hin, dass das NVL576 angesichts der aktuellen Herausforderungen bei der CPO-Technologie ebenfalls verzögert oder auf Lieferungen in kleinen Stückzahlen beschränkt sein könnte.
Die CPO-Technologie gilt als Schlüssel für die Vernetzung von Rechenzentren der nächsten Generation, ihre Serienreife muss jedoch erst noch unter Beweis gestellt werden. Nvidia plant, diese Technologie auf seiner Feynman-Plattform der nächsten Generation einzusetzen.
Diese Reihe von Verzögerungen und Stornierungen hat den Konkurrenten AMD und Google die Möglichkeit gegeben, aufzuholen. SemiAnalysis stellte fest, dass Nvidia derzeit eine bewährte Lösung fehlt, um den Scale-up-Bereich von Rubin Ultra zu erweitern. Dies lässt Raum für Produkte wie den MI500X von AMD oder den TPUv8i Broadfly von Google, um Rubin Ultra in puncto Scale-up-Fähigkeiten zu übertreffen.
Während Nvidia sein Tempo beim Ausbau der KI-Infrastruktur auf Rack-Ebene drosselt, stehen die Wettbewerber bereit, größere Marktanteile im High-End-Segment für KI-Training zu erobern.
Dieser Inhalt wurde KI-übersetzt und von Menschen überprüft. Er dient nur zu Referenz- und Informationszwecken und stellt keine Anlageberatung dar.
Empfohlene Artikel













Kommentare (0)
Klicken Sie auf die $-Schaltfläche, geben Sie das Symbol ein und wählen Sie eine Aktie, einen ETF oder einen anderen Ticker zum Verlinken aus.