IBM-Aktie steigt um ca. 6 %, nachdem das Unternehmen eine Chiptechnologie unter einem Nanometer vorgestellt hat

Die Märkte haben noch nicht geöffnet, aber die Anleger stehen schon Schlange, um bei IBM-Aktien (NYSE: IBM) zuzuschlagen, nachdem der Technologiegigant die nach eigenen Angaben erste Chiptechnologie vorgestellt hat, die die 1-Nanometer-Grenze unterschreitet. 

Die Nachricht ließ die IBM-Aktien im vorbörslichen Handel um fast 4 %– ein dringend benötigter Impuls für eine Aktie, die seit Jahresbeginn um etwa 11 % gefallen war. 

Dies stellt auch einen großen Erfolg für IBM , da sich das Wettrennen um Halbleiterprodukte in Richtung des Mooreschen Gesetzes verlagert, nachdem die traditionelle Methode der Miniaturisierung von Transistoren an ihre Grenzen gestoßen ist.

Laut IBMhat der neue Chip die Transistordichte des 2-Nanometer-Prototyps von 2021 verdoppelt und bietet nun Platz für rund 100 Milliarden Transistoren auf einer fingernagelgroßen 0,7-Nanometer-Struktur (7 Angström). IBM prognostiziert außerdem, dass der Chip von 2026 die Rechenleistung des Vorgängermodells um bis zu 50 % und die Energieeffizienz um bis zu 70 % übertreffen wird.

Warum ist IBMs Sub-1-Nanometer-Chip so bedeutsam? 

Um Missverständnisse auszuräumen: IBMs Bezeichnung „0,7-Nanometer-Technologie“ bezieht sich nicht auf die physikalischen Abmessungen des Chips. Tatsächlich entsprechen Bezeichnungen für Technologieknoten schon seit Jahrzehnten keinen realen Maßen mehr. IBM behauptet lediglich, dass sein neuer Chip die Leistung eines theoretischen Chips dieser Größenordnung erbringen kann.

IBM führte das „Nanostack“-Transistorlayout als Sprungbrett ein, um die Sub-Nanometer-Grenze zu überwinden. Anstatt die Transistoren in einer einzigen horizontalen Ebene anzuordnen, werden sie bei diesem Design vertikal über zwei miteinander verbundene Siliziumwafer in einem versetzten Muster gestapelt. 

Wie die MIT Technology Review es beschrieb, verwendet jeder Transistor drei Siliziumschichten mit einer Dicke von jeweils etwa 15 Atomlagen, die mit einem Abstand von 9 Nanometern zueinander angeordnet sind.

Qing Cao, Professor für Materialwissenschaften an der University of Illinois in Urbana-Champaign, verwendete den Begriff „transformativ“ in Reaktion auf die Demonstration von IBM, bei der gestapelte Transistoren auf einem Wafer in Produktionsqualität vorgestellt wurden. 

Cao merkte außerdem an, dass weder Intel, Samsung, TSMCnoch das belgische Forschungslabor Imec vor IBM auf die gestaffelte Anordnung gesetzt hatten. Bemerkenswert ist, dass sich in diesem Stapel die Kabel deutlich einfacher verlegen lassen als in einem, bei dem die obere Schicht direkt über der unteren liegt.

Wann wird IBM mit dem Verkauf seines neuen Chips beginnen? 

IBM lizenziert seine Prozesstechnologie an Foundry-Partner. Das Unternehmen stellt keine kommerziellen Chips selbst her und verkauft diese auch nicht. 

Das Unternehmen teilte Reportern mit, dass die Produktion innerhalb von fünf Jahren beginnen könne, die breite Markteinführung jedoch weitere fünf Jahre dauern werde. „Innerhalb eines Jahrzehnts wird dies ein weiterer von uns entwickelter und von uns mitgestalteter Massenmarkt sein“, sagte Bu auf einer Pressekonferenz.

IBMs Ankündigung enthielt keinen Namen für einen Fertigungspartner für das neue Sub-1-Nanometer-Verfahren, obwohl das japanische Unternehmen Rapidus derzeit Partner bei der Skalierung seiner 2-Nanometer-Technologie ist.

Viele Branchenakteure setzen weiterhin auf die ältere 2-Nanometer-Nanosheet-Architektur. Laut Huiming Bu,dent der Halbleiter-Forschungs- und Entwicklungsabteilung von IBM, verwenden TSMC, Samsung und Intel allesamt auf Nanosheets basierende Designs für ihre aktuellen und zukünftigen Chipgenerationen.

Die Nachfrage nach KI hat den Druck erhöht, die Chipdichte zu maximieren 

IBMs Ankündigung wird als logischer technologischer Fortschritt präsentiert, da KI-Workloads die bestehenden Chiparchitekturen an ihre Grenzen bringen. Laut dem Forschungsblogkönnte ein mit dem 7-Ångström-Verfahren hergestellter KI-Beschleuniger etwa die siebenfache Leistung aktueller Beschleuniger erreichen.

IBM berichtete außerdem von einer 40-prozentigen Verbesserung der SRAM-Skalierung durch das Nanostack-Design – ein Ergebnis, das auf dem VLSI-Symposium 2026 vorgestellt wurde. SRAM ist der schnelle On-Chip-Speicher, auf dem KI-Inferenz basiert, und seine Skalierung war in den letzten Chipgenerationen ins Stocken geraten. 

Jay Gambetta, Direktor der IBM-Forschung, sagte, dass die Lücke zwischen der 3-Nanometer- und der 2-Nanometer-Generation nur prozentuale Verbesserungen im einstelligen Prozentbereich bei der SRAM-Dichte hervorgebracht habe.

Dan Hutcheson, stellvertretender Vorsitzender des Analyseunternehmens TechInsights, sagte gegenüber MIT Technology Review, dass der Nanostack-Ansatz „weitere zehn bis fünfzehn Jahre auf den Fahrplan“ für die weitere Transistorverkleinerung setzen werde.

Es bestehen weiterhin Herausforderungen. Cao wies darauf hin, dass das Stapeln von Schichten Fertigungsfehler verstärkt: Fällt eine der Schichten aus, ist der gesamte Chip unbrauchbar. Auch das Wärmemanagement stellt eine Herausforderung dar, da die Herstellung der oberen Schicht die darunterliegenden Verbindungen nicht beschädigen darf. IBM hält sein Verfahren für die Niedertemperaturverarbeitungdent.

Die Anleger werden den nächsten Quartalsbericht von IBM genau beobachten, um Hinweise auf Lizenzgespräche zu erhalten.

Lesen Sie Krypto-News nicht nur, sondern verstehen Sie sie. Abonnieren Sie unseren Newsletter. Er ist kostenlos.