SK Hynix Revela Roadmap de CPO: Tecnologia de Interconexão Óptica Expande-se para Interfaces de Memória pela Primeira Vez

TradingKey - Em 20 de agosto de 2026, a SK Hynix (SKHY), em colaboração com diversas instituições, incluindo a Universidade da Virgínia e o Instituto de Tecnologia de Massachusetts, publicou um artigo no renomado periódico internacional Nature Electronics, divulgando sistematicamente, pela primeira vez, seu roadmap tecnológico de Co-Packaged Optics (CPO).

Impulsionadas pelos dois catalisadores positivos da divulgação do roadmap de CPO e de um plano de recompra de ações de 40 trilhões de KRW (aproximadamente US$ 28,6 bilhões), as ações da SK Hynix na Coreia do Sul fecharam o dia em alta de 12,73%, a 1,691 milhão de KRW.

[Fonte: SKhynix]

[Fonte: TradingView]

O estudo aponta que, à medida que os clusters de IA se expandem de chips individuais para clusters de ultra-larga escala compostos por milhares de GPUs e HBMs, a transmissão de dados entre racks está se tornando um novo gargalo.

Dados mostram que o poder de computação cresce aproximadamente três vezes a cada dois anos, enquanto a largura de banda de interconexão aumenta apenas cerca de 1,4 vez no mesmo período. Essa lacuna crescente forma um gargalo chamado "muro da largura de banda". O artigo posiciona o CPO como um caminho crítico para superar essa limitação.

O artigo propõe ainda uma visão arquitetônica de longo prazo "centrada em óptica". O aspecto único dessa visão é que, enquanto o CPO atual aborda principalmente interconexões ópticas entre processadores e racks, a SK Hynix busca estender as interconexões ópticas para a interface de memória.

Ao conectar diretamente pools de recursos de processadores e pools de recursos de memória por meio de interposers fotônicos, múltiplos aceleradores de IA podem compartilhar o mesmo pool de memória de grande capacidade, superando as limitações físicas de empacotamento existentes.

A equipe de pesquisa também definiu especificações técnicas específicas para a infraestrutura de IA de próxima geração: largura de banda por nó único superior a 100 Tb/s, consumo de energia inferior a 1 pJ/bit e latência chip a chip abaixo de 10 nanossegundos.

O artigo também delineia o caminho evolutivo do empacotamento 2D para interposers 2.5D e, em seguida, para a integração heterogênea 3D, listando os principais desafios técnicos que devem ser superados para a comercialização.

Seung-Hoon Hong, líder da equipe de Infraestrutura de IA da SK Hynix, afirmou que as empresas de memória estão evoluindo do fornecimento de componentes individuais para se tornarem parceiras que ajudam os clientes a aumentar a competitividade geral do sistema por meio de tecnologias como o CPO.

Kyusang Lee, professor da Universidade da Virgínia, declarou diretamente que, por mais potentes que sejam os chips de computação, se a transmissão de dados entre eles não acompanhar o ritmo, o desempenho geral do sistema não melhorará, tornando inevitável a substituição das interconexões de cobre — que enfrentam limitações físicas inerentes — por interconexões ópticas; o cerne de toda a pesquisa é um co-design "centrado em óptica" que trata dispositivos de memória, controladores, dispositivos ópticos e empacotamento como um sistema unificado.