TSMC, 유리기판 패키징 기술 고도화를 위해 이비덴 및 이노룩스와 협력; CoPoS 첨단 패키징 검증 데이터 최초 공개

TradingKey - 6월 16일 디지타임즈(Digitimes) 보도에 따르면, TSMC( TSM)는 최근 주요 ABF 기판 공급업체인 이비덴(Ibiden) 및 패널 제조업체 이노룩스(Innolux)와 협력하여 차세대 첨단 패키징 기술인 CoPoS에 유리 기판 적용을 공동 검증하고 있다고 처음으로 밝혔다. 이번 행보는 첨단 패키징 경쟁이 웨이퍼 레벨에서 패널 레벨 공정으로 확대되고 있음을 시사한다.

시장 반응을 살펴보면, 월요일 TSMC의 미국 상장 주식은 4.12% 상승한 441.40달러로 마감했다. AI 칩용 패키징 기판의 핵심 공급업체인 이비덴은 MLCC 관련주의 동반 상승에 힘입어 6월 15일 19% 이상 급등하며 장중 사상 최고치를 경신했으나, 오늘 차익 실현 매물에 직면하며 상승 동력을 잃었다.

[6월 16일 이비덴 주가 추이, 출처: TradingView]

CoPoS는 Chip-on-Panel-on-Substrate의 약자로, 기존의 원형 웨이퍼 레벨 공정에서 더 넓은 면적의 직사각형 패널 레벨 공정으로 패키징을 전환하는 데 중점을 둔다. TSMC의 기존 CoWoS 기술은 5.5배 레티클 크기로 양산에 들어갔으며, 2028년까지 14배 레티클 크기로 확대할 계획이다. 이 시점에는 약 10개의 대형 컴퓨팅 다이와 20개의 HBM 스택을 통합할 수 있을 것으로 예상된다.

패키징 크기가 커짐에 따라 기존 유기 기판과 실리콘 인터포저는 휨(warpage) 현상 및 신호 손실 등의 영역에서 병목 현상에 직면하고 있는 반면, 직사각형 패널은 재료 활용률을 웨이퍼 레벨의 70% 미만에서 90% 이상으로 높일 수 있다.

공급망 소식통에 따르면 3자 협력의 시뮬레이션 결과, 유리 기판은 패키징 휨 현상을 16% 개선하고 유효 열팽창 계수를 19% 감소시키며 유효 탄성 계수를 31% 증가시킬 수 있는 것으로 나타났다. 전력 무결성 측면에서는 저항이 27%, 인덕턴스가 42% 감소했다. 테스트 샘플은 5배 레티클 CoW 패키징 사양에 전체 크기 85x110mm인 0.8mm 유리 코어 기판을 사용했으며, 이는 대규모 AI GPU 패키징 등급에 해당한다. 테스트 중 심각한 휨이나 층 분리(delamination) 현상은 발생하지 않았다. 비교 분석에서 TSMC는 유리 기판은 '얇으면서도 더 나은 COP'를 제공할 수 있는 반면, 유기 기판은 '두껍지만 COP가 더 나쁘다'고 밝혔다.

이비덴은 현재 엔비디아( NVDA) 및 AMD( AMD) AI 칩의 핵심 기판 공급업체로, 기후현 공장 증설을 위해 5,000억 엔 규모의 투자를 발표한 바 있다. 이노룩스의 참여는 업계에서 패널 제조업체가 유리 기판 분야에 진출하는 중요한 이정표로 여겨진다. 패널 업체는 대형 유리 가공에서 태생적 우위를 점하고 있으며, 공정 개조를 통해 웨이퍼 면적보다 몇 배 더 큰 기판을 처리할 수 있기 때문이다.

웨이저자 TSMC 회장은 6월 초 주주총회에서 회사가 CoPoS 파일럿 라인을 구축했으며 2~3년 내에 대규모 양산을 달성할 것으로 기대한다고 밝혔다. 업계 관계자들은 유리 기판의 본격적인 도입을 위해서는 유리 관통 전극(TGV) 구리 충전, 대면적 휨 제어, 수율 향상 등 핵심 기술적 문제 해결이 여전히 필요하다고 지적했다.