เอสเคไฮนิกซ์เปิดตัวโร้ดแมป CPO: เทคโนโลยีการเชื่อมต่อทางแสงขยายเข้าสู่อินเทอร์เฟซหน่วยความจำเป็นครั้งแรก
เมื่อวันที่ 20 สิงหาคม 2026 เอสเคไฮนิกซ์ร่วมกับสถาบันชั้นนำตีพิมพ์งานวิจัยในวารสาร Nature Electronics เผยแพร่แผนงานเทคโนโลยี Co-Packaged Optics (CPO) และวิสัยทัศน์สถาปัตยกรรม "แสงเป็นศูนย์กลาง" เพื่อทะลวง "กำแพงแบนด์วิดท์" ในคลัสเตอร์ AI ขนาดใหญ่พิเศษ พร้อมกำหนดสเปกทางเทคนิคขั้นสูงและเส้นทางวิวัฒนาการสู่การค้า
ข่าวสารเชิงบวกดังกล่าวประกอบกับแผนการซื้อหุ้นคืนมูลค่า 40 ล้านล้านวอน หนุนให้ราคาหุ้นในตลาดเกาหลีใต้ปิดพุ่งขึ้น 12.73% สะท้อนความเชื่อมั่นของตลาดต่อบทบาทใหม่ของบริษัทในการยกระดับประสิทธิภาพระบบโดยรวมเชิงโครงสร้าง

TradingKey - เมื่อวันที่ 20 สิงหาคม 2026 เอสเคไฮนิกซ์ (SKHY) ร่วมกับสถาบันหลายแห่ง ซึ่งรวมถึงมหาวิทยาลัยเวอร์จิเนียและสถาบันเทคโนโลยีแมสซาชูเซตส์ ได้ตีพิมพ์ผลงานวิจัยในวารสารชั้นนำระดับโลกอย่าง Nature Electronics โดยเปิดเผยแผนงานเทคโนโลยี Co-Packaged Optics (CPO) อย่างเป็นระบบเป็นครั้งแรก
ด้วยแรงหนุนจากปัจจัยบวกคู่ ทั้งการเปิดเผยแผนงานเทคโนโลยี CPO และแผนการซื้อหุ้นคืนมูลค่า 40 ล้านล้านวอน (ประมาณ 2.86 หมื่นล้านดอลลาร์) ส่งผลให้หุ้นของเอสเคไฮนิกซ์ในตลาดหุ้นเกาหลีใต้ปิดบวก 12.73% ในวันดังกล่าว มาอยู่ที่ 1.691 ล้านวอน

[ที่มา: SKhynix]

[ที่มา: TradingView]
ผลงานวิจัยระบุว่า ในขณะที่คลัสเตอร์ AI ขยายตัวจากชิปเดี่ยวไปสู่คลัสเตอร์ขนาดใหญ่พิเศษที่ประกอบด้วย GPU และ HBM หลายพันตัว การส่งผ่านข้อมูลระหว่างแร็กกำลังกลายเป็นข้อจำกัดใหม่
ข้อมูลแสดงให้เห็นว่า ประสิทธิภาพการประมวลผลเติบโตขึ้นประมาณ 3 เท่าในทุก ๆ 2 ปี ขณะที่แบนด์วิดท์การเชื่อมต่อระหว่างกันเพิ่มขึ้นเพียงประมาณ 1.4 เท่าในช่วงเวลาเดียวกัน ช่องว่างที่กว้างขึ้นนี้ก่อให้เกิดคอขวดที่เรียกว่า "กำแพงแบนด์วิดท์" โดยผลงานวิจัยนี้มองว่า CPO เป็นแนวทางสำคัญในการก้าวข้ามคอขวดดังกล่าว
นอกจากนี้ ผลงานวิจัยยังได้เสนอวิสัยทัศน์สถาปัตยกรรมระยะยาวที่มี "แสงเป็นศูนย์กลาง" ความโดดเด่นของวิสัยทัศน์นี้คือ ในขณะที่ CPO ในปัจจุบันเน้นการเชื่อมต่อทางแสงระหว่างตัวประมวลผลและแร็กเป็นหลัก แต่เอสเคไฮนิกซ์ตั้งเป้าที่จะขยายการเชื่อมต่อทางแสงไปสู่ส่วนต่อประสานหน่วยความจำ
การเชื่อมต่อพูลทรัพยากรตัวประมวลผลและพูลทรัพยากรหน่วยความจำเข้าด้วยกันโดยตรงผ่านโฟโทนิกอินเตอร์โพเซอร์ ช่วยให้ตัวเร่งความเร็ว AI หลายตัวสามารถใช้พูลหน่วยความจำขนาดใหญ่ร่วมกันได้ ซึ่งทลายข้อจำกัดด้านการบรรจุภัณฑ์ทางกายภาพที่มีอยู่ในปัจจุบัน
นอกจากนี้ ทีมวิจัยยังได้กำหนดสเปกทางเทคนิคเฉพาะสำหรับโครงสร้างพื้นฐาน AI ยุคใหม่ ได้แก่ แบนด์วิดท์ต่อโหนดเกิน 100 Tb/s การใช้พลังงานต่ำกว่า 1 pJ/bit และความหน่วงระหว่างชิปต่ำกว่า 10 นาโนวินาที
ผลงานวิจัยยังได้อธิบายถึงเส้นทางวิวัฒนาการจากการบรรจุภัณฑ์แบบ 2D ไปสู่ตัวเชื่อมประสานแบบ 2.5D และต่อยอดไปสู่การบูรณาการแบบผสมผสาน 3D พร้อมทั้งระบุความท้าทายทางเทคนิคสำคัญที่ต้องก้าวผ่านเพื่อนำไปใช้ในเชิงพาณิชย์
ซึงฮุน ฮง หัวหน้าทีมโครงสร้างพื้นฐาน AI ของเอสเคไฮนิกซ์ กล่าวว่า บริษัทผู้ผลิตหน่วยความจำกำลังวิวัฒนาการจากการเป็นผู้จัดหาชิ้นส่วนเดี่ยว ๆ ไปสู่การเป็นพันธมิตรที่ช่วยให้ลูกค้าเพิ่มขีดความสามารถในการแข่งขันของระบบโดยรวมผ่านเทคโนโลยีต่าง ๆ เช่น CPO
กยูซัง ลี ศาสตราจารย์จากมหาวิทยาลัยเวอร์จิเนีย กล่าวอย่างตรงไปตรงมาว่า ไม่ว่าชิปประมวลผลจะทรงพลังเพียงใด แต่หากการส่งผ่านข้อมูลระหว่างชิปตามไม่ทัน ประสิทธิภาพรวมของระบบก็ไม่สามารถยกระดับขึ้นได้ ส่งผลให้การเปลี่ยนผ่านจากการเชื่อมต่อแบบทองแดง ซึ่งเผชิญข้อจำกัดทางกายภาพตามธรรมชาติ ไปสู่การเชื่อมต่อทางแสงกลายเป็นเส้นทางที่หลีกเลี่ยงไม่ได้ โดยหัวใจสำคัญของการวิจัยทั้งหมดนี้คือการออกแบบร่วมกันโดยมี "แสงเป็นศูนย์กลาง" ซึ่งมองว่าอุปกรณ์หน่วยความจำ ตัวควบคุม อุปกรณ์ทางแสง และบรรจุภัณฑ์เป็นระบบหนึ่งเดียว
เนื้อหานี้ได้รับการแปลโดยปัญญาประดิษฐ์ (AI) และผ่านตรวจสอบโดยมนุษย์ มีไว้เพื่อการอ้างอิงและข้อมูลทั่วไปเท่านั้น ไม่ใช่การแนะนำการลงทุนแต่อย่างใด
บทความแนะนำ













ความคิดเห็น (0)
คลิกปุ่ม $ ป้อนสัญลักษณ์ และเลือกเพื่อเชื่อมโยงหุ้น, กองทุน ETF หรือสัญลักษณ์หลักทรัพย์อื่น ๆ