tradingkey.logo
tradingkey.logo
검색

테라팹 프로젝트 구현 가속화, 그러나 머스크가 치러야 할 대가는? IT 분석가 밍치궈: 테라팹, 다수의 실행 리스크에 직면

TradingKeyMay 28, 2026 9:42 AM

AI 팟캐스트

facebooktwitterlinkedin
모든 코멘트 보기0

일론 머스크의 칩 프로젝트 '테라팹' 구현이 가속화되고 있으나, 과도한 프로젝트 범위, 촉박한 일정, 불충분한 인력 등 세 가지 주요 압박에 직면해 있다. 이러한 문제는 장비 조달 비용 증가, R&D 시기 지연, 조율의 어려움 증대를 초래할 수 있다.

테라팹은 핵심 장비 확보를 위해 시장가보다 높은 입찰가를 제시했으나, 이는 비용 증가로 이어져 다른 예산을 압박할 수 있다. 14A 공정 활용 계획은 인텔의 PDK 공개 시점에 따라 2028년 소량 생산이나 시범 생산 목표 달성을 놓치거나 공정 세대에서 뒤처질 위험이 있다.

인력 부족 문제도 심각하며, 애플의 SEG 규모에 비해 머스크 측 팀은 훨씬 열악한 조건에 놓여 있다. 테라팹은 TSMC, 삼성, 인텔과 세 가지 선단 공정 경로를 동시에 추진해야 하며, AI, 도조, 스페이스X 칩 등 6개 이상의 병렬 프로젝트를 관리해야 한다.

칩 설계 주기 목표는 9개월로 업계 평균의 두 배 이상 빠르다. 밍치궈는 이러한 상황에서 미디어텍이 파트너십을 통해 테라팹의 칩 설계 역량 강화에 도움을 줄 수 있다고 보지만, 최종적으로는 머스크의 실제 실행 능력이 프로젝트 성패를 좌우할 것으로 분석했다.

AI 생성 요약

TradingKey - 일론 머스크가 자체 개발 중인 칩 프로젝트 '테라팹(Terafab)'의 구현이 가속화되고 있다는 소식이 전해졌다. 노광장비 제조사인 ASML의 크리스토프 푸케 CEO는 이번 주 해당 프로젝트와 관련해 머스크와 직접 논의했으며, 머스크가 이 프로젝트에 대해 "매우 진지하다"고 언급했다.

홍콩의 저명한 분석가 밍치궈가 발표한 최신 업계 조사에 따르면, 이 유례없는 프로젝트는 최소 세 가지 영역에서 압박에 직면해 있다. 바로 과도한 프로젝트 범위, 극도로 촉박한 일정, 그리고 불충분한 인력이다. 이는 장비 조달 비용의 할증, 기술 연구개발(R&D) 시기를 놓칠 위험, 여러 공정 경로를 동시에 추진함에 따른 조율의 어려움 증대 등의 결과를 초래할 수 있다. 밍치궈는 이러한 압박이 중첩된 상황에서 실제 실행력이 프로젝트 성패의 결정적 요인이 될 것으로 보고 있다.

밍치궈는 현재 테라팹이 막대한 시간 압박을 받고 있기 때문에 비용을 들여 시간을 벌어야 한다고 분석했다. 그는 분석 보고서를 통해 테라팹이 핵심 장비에 대해 이미 시장가보다 훨씬 높은 입찰가를 장비 제조사에 제시했다고 언급했다. 다만, 이는 프로젝트 비용의 상당한 증가로 이어져 다른 분야의 예산을 압박할 수 있다.

촉박한 일정 탓에 테라팹의 칩 설계 기간은 매우 한정적이다. 제조 공정 측면에서 테라팹은 인텔의 (INTC) 14A 공정을 활용하고 있다. 인텔의 PDK 0.9 버전은 2026년 10월이 되어야 외부 고객에게 공개될 것으로 예상되며, 이때가 되어서야 테라팹이 14A 공정의 실제 설계 작업을 시작할 수 있다. 만약 테라팹이 이를 즉시 마스터하지 못한다면 2028년 소량 생산 단계를 놓치거나, 2028년 시범 생산 목표를 달성하지 못할 수 있으며, 심지어 공정 세대 전체에서 뒤처질 위험도 있다.

인적 자원 측면에서도 테라팹은 이에 못지않게 심각한 압박에 직면해 있다. 밍치궈의 추정에 따르면 애플의 (AAPL) 실리콘 엔지니어링 그룹(SEG) 규모는 스페이스X와 테슬라의 (TSLA) 관련 칩 설계팀을 합친 것보다 수십 배나 크지만, 후자(머스크 측)는 엔지니어링 일정이 더 짧을 뿐만 아니라 칩 개발 과제의 범위도 더 넓다.

나아가 프로젝트 범위 자체와 관련해서도 테라팹은 기술 기업으로서는 전례 없는 도전에 나서고 있다. 제조 협력 측면에서 테라팹은 TSMC (TSM) , 삼성, 인텔과 세 가지 선단 공정 경로를 동시에 추진해야 하는데, 이는 IC 설계 업계에서 처음 있는 일이다. 머스크는 오래전부터 인텔과 파트너십을 구축해 왔으나 인텔의 수율 문제를 고려할 때 테라팹은 여전히 여러 예비 계획이 필요하다. 또한 스페이스X와 테슬라는 칩에 대한 요구 사양이 서로 달라 각기 다른 파운드리와의 조율이 필요하다. 이는 결과적으로 테라팹에 엄청난 업무 부하를 안겨주었다.

제품군 차원에서는 지상용(엣지 추론)과 우주 환경에 최적화된 두 가지 주요 컴퓨팅 파워 라인을 포함해야 하며, AI 시리즈, 도조(Dojo) 시리즈, 스페이스X 전용 칩 등 6개 이상의 병렬 칩 프로젝트를 아울러야 한다.

칩 R&D 및 제조 공정과 관련하여 테라팹은 마스크 설계, 로직, 메모리 칩, 첨단 패키징이라는 네 가지 핵심 공정을 단일 시설 내에 통합할 계획이다. 이러한 수준의 수직 계열화는 현재 업계에서 거의 전례가 없는 일이다. 반도체 산업은 통상적으로 비용과 효율성을 절충하기 위해 이들 네 가지 공정에 대해 지역별 분업을 채택한다. 예를 들어 미국은 설계, 대만은 로직 생산, 한국은 메모리 제조, 말레이시아는 패키징을 담당하는 식이다. 머스크의 극단적인 수직적 설계는 효율성과 엔지니어링 품질을 극대화할 수 있지만, 공장 건설 비용을 대폭 높일 수 있다.

칩 설계 주기 측면에서 테라팹은 설계 반복(Iteration) 단계를 9개월 만에 완료하는 것을 목표로 한다. 업계 표준이 18~24개월이며 복잡한 설계의 경우 종종 2~3년이 소요된다는 점을 감안하면, 테라팹의 반복 속도는 업계 평균보다 두 배 이상 빨라야 함을 의미한다.

밍치궈는 이러한 상황에서 머스크가 각 단계의 리스크를 완화하기 위해 최적의 파트너를 찾아야 하며, 미디어텍(MediaTek)이 훌륭한 선택지가 될 것으로 보고 있다. 미디어텍은 인텔 16 공정의 테이프아웃 실적과 EMIB-T 첨단 패키징 참여 등 인텔과의 실질적인 협력 경험을 보유하고 있어 테라팹이 칩 설계 역량을 신속하게 강화하는 데 도움을 줄 수 있다. 또한 미디어텍은 오랫동안 스타링크 사용자 단말기용 Wi-Fi/라우터 SoC를 공급하며 머스크의 스페이스X와 상업적 신뢰 관계를 구축해 왔다. 그럼에도 불구하고 보다 결정적인 요인은 머스크의 실제 실행 능력이다. 업계 평균을 훨씬 상회하는 비용과 엔지니어링 속도라는 과제 앞에서 그가 중요한 순간마다 어떻게 진척을 끌어내고 문제를 해결해 나갈지가 관건이다.

이 콘텐츠는 AI를 활용하여 번역되었으며, 명확성을 확보할 수 있도록 검토 과정을 거쳤습니다. 정보 제공 용도로만 제공됩니다.

원문 읽기
면책 조항: 이 기사의 내용은 전적으로 저자의 개인적인 의견을 나타내며, TradingKey의 공식적인 입장을 반영하지 않습니다. 이 기사는 투자 조언으로 간주되어서는 안 되며, 참고용으로만 제공됩니다. 독자들은 이 기사의 내용만을 바탕으로 투자 결정을 내려서는 안 됩니다. TradingKey는 이 기사에 의존한 거래 결과에 대해 책임을 지지 않습니다. 또한, TradingKey는 기사의 내용의 정확성을 보장할 수 없습니다. 투자 결정을 내리기 전에 독립적인 재무 상담사와 상담하여 관련된 리스크를 충분히 이해하는 것이 좋습니다.

코멘트 (0)

$ 버튼을 클릭하고, 종목 코드를 입력한 후 주식, ETF 또는 기타 티커를 연결합니다.

0/500
코멘트 가이드라인
로딩 중...

추천 기사

KeyAI